Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software zum Entwurf integrierter Schaltungen, hat heute die DesignWare®System-Level Library vorgestellt. Sie enthält leistungsstarke SystemC-Transaction-Level- Simulationsmodelle (TLMs) zur Erstellung Virtueller Plattformen, unter anderem Instruction-Set-Simulatoren (ISS) und TLMs von Synopsys DesignWare-Cores und AMBA-Komponenten. Alle DesignWare System-Level-Library- Modelle sind in SystemC geschrieben und koennen in IEEE-1666-(SystemC)-kompatiblen Simulationsumgebungen eingesetzt werden, was sie Werkzeugunabhängig macht.
Transaction-Level-Modelle sind die grundlegenden Bausteine, die zur Erstellung Virtueller Plattformen für das frühzeitige Hardware/Software-Co-Design, architekturbezogene Untersuchungen und die Systemverifikation erforderlich sind. Virtuelle Plattformen sind schnelle, vollfunktionsfähige Simulationsmodelle der Hardware, welche die Entwicklung und Integration von Software bereits Monate vor Verfügbarkeit der tatsächlichen Hardware ermöglichen.
"Der größte ESL-Markt ist heute in Virtuellen Prototypen für Software, und er könnte unter zwei Voraussetzungen auch der am schnellsten wachsende sein", erklärt Gary Smith, Chef-Analyst von Gary Smith EDA. "Erstens eine Standard-Modellierungssprache und zweitens eine kritische Masse von Modellen, die diese Sprache verwenden. Synopsys Einführung von auf SystemC basierenden Transaction-Level- Modellen in ihre DesignWare-System-Level- Library adressiert beide."
Die DesignWare-System-Level-Library enthält mehr als 50 TLMs, darunter Modelle leistungsstarker Mikroprozessoren sowie Modelle von standard-basierter DesignWare- Connectivity-IP wie USB-2.0-HS-OTG, SATA-AHCI und AMBA-Komponenten. Ebenfalls enthalten sind vorgefertigte Modelle kompletter Plattformen, die als Referenzdesigns zur Treiberentwicklung oder als Startpunkt zur Erstellung umfangreicherer Virtueller Plattform eingesetzt werden können.
"Eines der Hindernisse einer schnelleren Verbreitung von Entwicklungsmethodiken auf Systemebene war der Mangel an schnellen Transaction-Level-Modellen," bemerkt Joachim Kunkel, Vizepräsident und Geschäftsführer der Synopsys Solutions Group. "Die Verfügbarkeit von Transaction-Level- Modellen sowohl für unsere weit verbreitete DesignWare-IP als auch für IP von Drittanbietern kann die zur Erstellung Virtueller Plattformen für Pre-Silicon-Hardware/Software- Integrationsprojekte, für architekturbezogene Untersuchungen sowie für die System-Level-Verifikation erforderliche Zeit signifikant verkürzen."
Verfügbarkeit
Die DesignWare System-Level Library ist ab sofort verfügbar.
Über DesignWare® IP
Synopsys bietet ein breites Portfolio hochwertiger, siliziumerprobter digitaler, Mixed-Signal- und Verification-IP für System-On-Chip-Designs. Als führender Anbieter von Connectivity-IP stellt Synopsys die industrieweit umfassendsten Lösungen für weit verbreitete Protokolle wie beispielsweise USB, PCI-Express, SATA, Ethernet und DDR bereit. Außer der Connectivity-IP bietet Synopsys SystemC-Transaction-Level-Modelle zur Erstellung Virtueller Plattformen für die schnelle Pre-Silicon- Entwicklung von Software. In Kombination mit unserer zuverlässigen IP-Entwicklungsmethodik, beträchtlichem Investment in Qualität und umfassender technischer Unterstützung ermöglicht DesignWare-IP Entwicklern, die Markteinführungszeit zu verkürzen und das Integrationsrisiko zu reduzieren. Weitere Informationen über DesignWare-IP finden Sie auf www.synopsys.com/designware.
Transaction-Level-Modelle sind die grundlegenden Bausteine, die zur Erstellung Virtueller Plattformen für das frühzeitige Hardware/Software-Co-Design, architekturbezogene Untersuchungen und die Systemverifikation erforderlich sind. Virtuelle Plattformen sind schnelle, vollfunktionsfähige Simulationsmodelle der Hardware, welche die Entwicklung und Integration von Software bereits Monate vor Verfügbarkeit der tatsächlichen Hardware ermöglichen.
"Der größte ESL-Markt ist heute in Virtuellen Prototypen für Software, und er könnte unter zwei Voraussetzungen auch der am schnellsten wachsende sein", erklärt Gary Smith, Chef-Analyst von Gary Smith EDA. "Erstens eine Standard-Modellierungssprache und zweitens eine kritische Masse von Modellen, die diese Sprache verwenden. Synopsys Einführung von auf SystemC basierenden Transaction-Level- Modellen in ihre DesignWare-System-Level- Library adressiert beide."
Die DesignWare-System-Level-Library enthält mehr als 50 TLMs, darunter Modelle leistungsstarker Mikroprozessoren sowie Modelle von standard-basierter DesignWare- Connectivity-IP wie USB-2.0-HS-OTG, SATA-AHCI und AMBA-Komponenten. Ebenfalls enthalten sind vorgefertigte Modelle kompletter Plattformen, die als Referenzdesigns zur Treiberentwicklung oder als Startpunkt zur Erstellung umfangreicherer Virtueller Plattform eingesetzt werden können.
"Eines der Hindernisse einer schnelleren Verbreitung von Entwicklungsmethodiken auf Systemebene war der Mangel an schnellen Transaction-Level-Modellen," bemerkt Joachim Kunkel, Vizepräsident und Geschäftsführer der Synopsys Solutions Group. "Die Verfügbarkeit von Transaction-Level- Modellen sowohl für unsere weit verbreitete DesignWare-IP als auch für IP von Drittanbietern kann die zur Erstellung Virtueller Plattformen für Pre-Silicon-Hardware/Software- Integrationsprojekte, für architekturbezogene Untersuchungen sowie für die System-Level-Verifikation erforderliche Zeit signifikant verkürzen."
Verfügbarkeit
Die DesignWare System-Level Library ist ab sofort verfügbar.
Über DesignWare® IP
Synopsys bietet ein breites Portfolio hochwertiger, siliziumerprobter digitaler, Mixed-Signal- und Verification-IP für System-On-Chip-Designs. Als führender Anbieter von Connectivity-IP stellt Synopsys die industrieweit umfassendsten Lösungen für weit verbreitete Protokolle wie beispielsweise USB, PCI-Express, SATA, Ethernet und DDR bereit. Außer der Connectivity-IP bietet Synopsys SystemC-Transaction-Level-Modelle zur Erstellung Virtueller Plattformen für die schnelle Pre-Silicon- Entwicklung von Software. In Kombination mit unserer zuverlässigen IP-Entwicklungsmethodik, beträchtlichem Investment in Qualität und umfassender technischer Unterstützung ermöglicht DesignWare-IP Entwicklern, die Markteinführungszeit zu verkürzen und das Integrationsrisiko zu reduzieren. Weitere Informationen über DesignWare-IP finden Sie auf www.synopsys.com/designware.
