Synopsys, Inc. (Nasdaq:SNPS), ein weltweit führender Anbieter von Software zum Entwurf integrierter Schaltungen, gibt die Compliance seiner PCI-Express®- und die Zertifizierung seiner USB-2.0-IP-Lösungen für die Common-Platform(tm)-Technology, erhältlich von IBM, Chartered Semiconductor Manufacturing und Samsung Electronics, bekannt. Implementiert im 65-Nanometer-(nm)-Common-Platform-Prozess ist Synopsys' DesignWare-PHY für PCI-Express und digitale Controller die erste 65-nm-IP, die den PCI-Express-1.1-Compliance-Test der PCI-Special-Interest-Group (PCI-SIG®) bestanden hat. Ferner ist Synopsys' DesignWare-USB-2.0-nanoPHY-IP, realisiert im Common-Platform-90-nm-Prozess, die erste Implementierung, die die Hi-Speed-USB-'On-the-Go'-(OTG)-Logo-Zertifizierung des USB-Implementers-Forums für Komponenten, die unter Verwendung einen gemeinsamen GDSII-Datensatzes bei mehreren Herstellern produziert werden, erhalten hat.
Das Bestehen des PCI-SIG-Compliance-Tests durch den neuesten DesignWare-PHY für PCI-Express hilft bei der Sicherstellung der Kompatibilität und der Standard-Compliance. Es demonstriert außerdem die korrekte Funktion und reduziert dadurch die mit diesen komplexen Interfaces verbundenen Entwurfsrisiken signifikant. Synopsys ist gegenwärtig die einzige Firma, die ein umfassendes Portfolio sowohl integrierter PCI-Express-IP-Lösungen, bestehend aus dem PIPE-konformen PHY und digitalen PCI-Express-Controllern für Endpoint-, Root-Complex-, Dual-Mode-, Switch- und Bridge-Applikationen, als auch Verification-IP anbietet. Synopsys' PHY-IP für PCI-Express hat sowohl die geringste Verlustleistung (30 bis 50 Prozent weniger als konkurrierende Lösungen) als auch hohe Performance-Spielräume und eine kleine Chipfläche. Darüber hinaus bietet die PHY-IP fortschrittliche Diagnosemöglichkeiten und ATE-Vektoren für die Produktion.
In ähnlicher Weise wurde die Synopsys DesignWare-USB-2.0-nanoPHY-IP - welche ebenfalls im Common-Platform-90-nm-Prozess implementiert ist und sowohl bei IBM als auch bei Chartered produziert wird - vom USB-Implementers-Forum zertifiziert und ist damit konform mit den Anforderungen der Hi-Speed-USB-2.0- und Hi-Speed-USB-OTG-Spezifikationen. Die Tape-Outs der 65-nm-Single-GDSII-Version des USB-2.0-nanoPHY wurde von allen drei Partnern abgeschlossen und die erste Zertifizierung steht bevor. Die DesignWare-USB-IP-Lösung beinhaltet den Low-Power-, Low-Area-USB-2.0-nanoPHY mit dem Hi-Speed-OTG-Digital-Controller - welcher entweder als ein mit USB-2.0 konformer Peripheriebaustein oder als OTG-Host betrieben wird - sowie den Verification-IP. Unter Anwendung der Common-Platform-Entwurfsrichtlinien wurde der DesignWare-USB-2.0-nanoPHY speziell so entworfen, dass der Chip-Yield steigt, während die Anfälligkeit bezüglich Prozessschwankungen sowie Chip- und Board-Parasitics sinkt. Auf der Basis eines einzigen, einheitlichen GDSII-Files produzierten IBM und Chartered identische Test-Chips. Synopsys hat eine detaillierte Analyse über einen breiten Bereich von Operating-Conditions durchgeführt und damit die identische Funktion der komplexen analogen Bausteine nachgewiesen.
"Die Kombination von Synopsys' grundlegender Connectivity-IP mit den fundamentalen Multi-Sourcing-Möglichkeiten der Common-Platform-Technologie ergibt eine risikoarme Lösung für alle Entwickler, die hohe Performance, geringe Verlustleistung und stabile Schnittstellen zusammen mit einer Spitzentechnologie benötigen," sagte Steve Longoria, Vizepräsident des Bereichs Common-Platform bei IBM. "Die Arbeit von Synopsys bestätigt weiterhin die Möglichkeit der Nutzung einheitlicher GDSII-Daten durch mehrere Chip-Hersteller."
"Synopsys hat bei der Vereinigung der Möglichkeiten seines PHY für PCI-Express und des USB-2.0-nanoPHY mit den Common-Platform-Prozesstechnologien hervorragende Arbeit geleistet," sagte Kevin Meyer, Vizepräsident für Worldwide-Marketing und Platform-Alliances bei Chartered. "Durch die Berücksichtigung der detaillierten Prozess-Richtlinien während des gesamten Entwurfs seiner IP erzielt Synopsys eine stabile Lösung, die Herstellungs- und Umgebungsschwankungen toleriert und den Chip-Yield erhöht und dennoch die Anforderungen an Geschwindigkeit, Leistungsaufnahme und Chipfläche erfüllt. Diese zertifizierte IP ist eine wichtige Schlüsseltechnologie für Entwickler, die die Vorteile der 65-Nanometer-Common-Platform-Technologie nutzen möchten."
"Samsung war von Synopsys' Fähigkeit, diese sehr komplexe IP an den Common-Platform-65-Nanometer-Prozess anzupassen, sehr beeindruckt" berichtet Ana Hunter, Vizepräsident für Technologie bei Samsung Electronics. "Unsere vorab erzielten Ergebnisse sind über einen weiten Bereich von Operating-Conditions und mehrere Wafer exzellent. Diese flexible IP ist eine Schlüsselkomponente für Spitzenapplikationen in den Bereichen Consumer und Computer."
"Die positiven Rückmeldungen von der PCI-SIG, dem USB-Implementers-Forum, IBM, Chartered und Samsung belegen Synopsys' Vorherrschaft im Bereich Connectivity-IP. Unsere PCI-Express- und USB-Lösungen wurden von unseren Kunden in einer Vielzahl erfolgreicher Produkte implementiert," sagte Joachim Kunkel, Vizepräsident und Geschäftsführer der Synopsys-Solutions-Group. "Bis heute haben alle Synopsys-Kunden, die unsere PCI-Express-IP einsetzen, den PIC-SIG-Compliancetest bestanden, und allen unserer DesignWare-USB-2.0-Kunden wurde die USB-IF-Compliance bescheinigt. Wir freuen uns auf den anhaltenden Erfolg mit Kunden, die unsere IP zusammen mit den Common-Platform-Prozessen einsetzen."
Die DesignWare-IP für PCI-Express- und USB-Lösungen ergänzen den 65-nm- und 90-nm-Referenzflow von Synopsys für die Common-Platform-Technologien. Die Synopsys-Lösung kombiniert zertifizierte IP-Komponenten und einen bewährten Referenzflow und ermöglicht damit Entwicklern, ihre Designs schneller abzuschließen und dabei den Yield zu erhöhen sowie das Entwurfsrisiko zu reduzieren.
Die Synopsys DesignWare-Mixed-Signal-IP, einschließlich einer PCI-Express-Silizium-Demonstration, wird auf dem IBM/Common-Platform-Stand Nr. 2460 bei der bevorstehenden Design-Automation-Conference vom 4. bis 7. Juni in San Diego präsentiert.
Das Bestehen des PCI-SIG-Compliance-Tests durch den neuesten DesignWare-PHY für PCI-Express hilft bei der Sicherstellung der Kompatibilität und der Standard-Compliance. Es demonstriert außerdem die korrekte Funktion und reduziert dadurch die mit diesen komplexen Interfaces verbundenen Entwurfsrisiken signifikant. Synopsys ist gegenwärtig die einzige Firma, die ein umfassendes Portfolio sowohl integrierter PCI-Express-IP-Lösungen, bestehend aus dem PIPE-konformen PHY und digitalen PCI-Express-Controllern für Endpoint-, Root-Complex-, Dual-Mode-, Switch- und Bridge-Applikationen, als auch Verification-IP anbietet. Synopsys' PHY-IP für PCI-Express hat sowohl die geringste Verlustleistung (30 bis 50 Prozent weniger als konkurrierende Lösungen) als auch hohe Performance-Spielräume und eine kleine Chipfläche. Darüber hinaus bietet die PHY-IP fortschrittliche Diagnosemöglichkeiten und ATE-Vektoren für die Produktion.
In ähnlicher Weise wurde die Synopsys DesignWare-USB-2.0-nanoPHY-IP - welche ebenfalls im Common-Platform-90-nm-Prozess implementiert ist und sowohl bei IBM als auch bei Chartered produziert wird - vom USB-Implementers-Forum zertifiziert und ist damit konform mit den Anforderungen der Hi-Speed-USB-2.0- und Hi-Speed-USB-OTG-Spezifikationen. Die Tape-Outs der 65-nm-Single-GDSII-Version des USB-2.0-nanoPHY wurde von allen drei Partnern abgeschlossen und die erste Zertifizierung steht bevor. Die DesignWare-USB-IP-Lösung beinhaltet den Low-Power-, Low-Area-USB-2.0-nanoPHY mit dem Hi-Speed-OTG-Digital-Controller - welcher entweder als ein mit USB-2.0 konformer Peripheriebaustein oder als OTG-Host betrieben wird - sowie den Verification-IP. Unter Anwendung der Common-Platform-Entwurfsrichtlinien wurde der DesignWare-USB-2.0-nanoPHY speziell so entworfen, dass der Chip-Yield steigt, während die Anfälligkeit bezüglich Prozessschwankungen sowie Chip- und Board-Parasitics sinkt. Auf der Basis eines einzigen, einheitlichen GDSII-Files produzierten IBM und Chartered identische Test-Chips. Synopsys hat eine detaillierte Analyse über einen breiten Bereich von Operating-Conditions durchgeführt und damit die identische Funktion der komplexen analogen Bausteine nachgewiesen.
"Die Kombination von Synopsys' grundlegender Connectivity-IP mit den fundamentalen Multi-Sourcing-Möglichkeiten der Common-Platform-Technologie ergibt eine risikoarme Lösung für alle Entwickler, die hohe Performance, geringe Verlustleistung und stabile Schnittstellen zusammen mit einer Spitzentechnologie benötigen," sagte Steve Longoria, Vizepräsident des Bereichs Common-Platform bei IBM. "Die Arbeit von Synopsys bestätigt weiterhin die Möglichkeit der Nutzung einheitlicher GDSII-Daten durch mehrere Chip-Hersteller."
"Synopsys hat bei der Vereinigung der Möglichkeiten seines PHY für PCI-Express und des USB-2.0-nanoPHY mit den Common-Platform-Prozesstechnologien hervorragende Arbeit geleistet," sagte Kevin Meyer, Vizepräsident für Worldwide-Marketing und Platform-Alliances bei Chartered. "Durch die Berücksichtigung der detaillierten Prozess-Richtlinien während des gesamten Entwurfs seiner IP erzielt Synopsys eine stabile Lösung, die Herstellungs- und Umgebungsschwankungen toleriert und den Chip-Yield erhöht und dennoch die Anforderungen an Geschwindigkeit, Leistungsaufnahme und Chipfläche erfüllt. Diese zertifizierte IP ist eine wichtige Schlüsseltechnologie für Entwickler, die die Vorteile der 65-Nanometer-Common-Platform-Technologie nutzen möchten."
"Samsung war von Synopsys' Fähigkeit, diese sehr komplexe IP an den Common-Platform-65-Nanometer-Prozess anzupassen, sehr beeindruckt" berichtet Ana Hunter, Vizepräsident für Technologie bei Samsung Electronics. "Unsere vorab erzielten Ergebnisse sind über einen weiten Bereich von Operating-Conditions und mehrere Wafer exzellent. Diese flexible IP ist eine Schlüsselkomponente für Spitzenapplikationen in den Bereichen Consumer und Computer."
"Die positiven Rückmeldungen von der PCI-SIG, dem USB-Implementers-Forum, IBM, Chartered und Samsung belegen Synopsys' Vorherrschaft im Bereich Connectivity-IP. Unsere PCI-Express- und USB-Lösungen wurden von unseren Kunden in einer Vielzahl erfolgreicher Produkte implementiert," sagte Joachim Kunkel, Vizepräsident und Geschäftsführer der Synopsys-Solutions-Group. "Bis heute haben alle Synopsys-Kunden, die unsere PCI-Express-IP einsetzen, den PIC-SIG-Compliancetest bestanden, und allen unserer DesignWare-USB-2.0-Kunden wurde die USB-IF-Compliance bescheinigt. Wir freuen uns auf den anhaltenden Erfolg mit Kunden, die unsere IP zusammen mit den Common-Platform-Prozessen einsetzen."
Die DesignWare-IP für PCI-Express- und USB-Lösungen ergänzen den 65-nm- und 90-nm-Referenzflow von Synopsys für die Common-Platform-Technologien. Die Synopsys-Lösung kombiniert zertifizierte IP-Komponenten und einen bewährten Referenzflow und ermöglicht damit Entwicklern, ihre Designs schneller abzuschließen und dabei den Yield zu erhöhen sowie das Entwurfsrisiko zu reduzieren.
Die Synopsys DesignWare-Mixed-Signal-IP, einschließlich einer PCI-Express-Silizium-Demonstration, wird auf dem IBM/Common-Platform-Stand Nr. 2460 bei der bevorstehenden Design-Automation-Conference vom 4. bis 7. Juni in San Diego präsentiert.
