Altera und Innocor kündigten die Spezifikation von SerialLite - einem seriellen Kommunikationsprotokoll für die schnelle Point-to-Point-Datenübertragung an. Dieses neue, frei erhältliche und offene Protokoll ist entwickelt worden, um Platz-, Latenzzeit- und Overhead-Probleme wie man sie von anderen seriellen Protokollen kennt, zu reduzieren. Die Zielapplikationen sind drahtlose und drahtgebundene Kommunikation, Computer, Video- und TV-Technik, Datenspeicherung sowie industrielle und Automatisierungs-anwendungen. SerialLite bietet einen großen, modifizierbaren Funktionsumfang einschließlich skalierbarer Datenübertragungsraten von bis zu Hunderten von Gbit/s.
Altera und Innocor entwickeln auch einen HDL-Core und ein Referenz-Design für die Protokoll-Implementierung. Der Core ist optimiert für die Stratix GX-Bausteine von Altera und bietet hohe Datenraten (500 Mbit/s - 40,8 Gbit/s). Core und Referenz-Design werden kostenlos erhältlich sein. Altera und Innocor sind in Kontakt mit führenden ASSP-Herstellern, um das Protokoll auf industrieweiter Basis zu implementieren.
„In dem Maße wie serielle Interfaces immer mehr Verbreitung finden, haben individuelle Applikationen unterschiedliche Protokoll-Anforderungen. Andere serielle Protokolle bieten eine Vielzahl von Features, um all diese Anforderunen abdecken zu können - mit entsprechendem Designaufwand. SerialLite dagegen ist eine standardmäßiges, einfaches und skalierbares serielles Point-to-Point-Protokoll, das wesentliche Forderungen der Industrie erfüllt,“ sagte Kevin Leary, Product Line Director Wireless Infrastructure, DSP Division von Analog Devices, Inc. „Wir sehen in SerialLite eine wichtige Entwicklung und erwarten eine breite Akzeptanz in vielen Martksegmenten, einschließlich der drahtlosen und drahtgebundenen Industrien.
„Wir haben eng mit Innocor zusammengearbeitet, um mit SerialLite ein serielles Protokoll zu entwickeln, das nach den Wünschen zahlreicher Kunden einfacher anzuwenden ist, weniger Ressourcen benötigt und eine kürzere Latenzzeit als herkömmliche Protokolle hat,“ sagte David Greenfield, Senior Director Product Marketing für FPGA-Produkte bei Altera. „Wir haben das Protokoll so entwickelt, dass seine Funktionlaität wirklich skalierbar ist. Applikationen mit programmierbaren Transceivern, die SerialLite unterstützen, können so konfiguriert werden, dass Features ergänzt oder weggelassen werden können und Entwickler ein optimiertes Protokoll für ihr spezifisches Design erhalten.
Offenes Protokoll mit großem Funktionsumfang
„Die Bedeutung von SerialLite liegt darin, dass es das erste wirklich offene, optimierte schnelle serielle Protokoll ist, ohne Einschränkungen bei der Implementierungs-Plattform. Die Spezifikation und der Code werden kostenfrei verfügbar sein, unabhängig davon, wie es dann letzendlich eingesetzt wird,“ sagte Randy Gill, President von Innocor. „Die Lizenzierung von SerialLite folgt damit der Zielsetzung des Protokolls selbst - nämlich effizient, flexibel und einfach in der Anwendung.“
Obwohl mit weniger Overhead als andere serielle Protokolle behaftet, bietet SerialLite doch die gewünschte umfangreiche Funktionalität. Zu den Basis-Protokoll-Funktionen gehören: 8B/10B-Codierung im PHY-Layer, Daten-Paketierung im Link-Layer und das Atlantic-Back-end-Interface. Zu den optionalen Funktionen gehören: virtuell unbeschränkte Skalierung bei der Kanal-Verbindung, Betrieb im Streaming- oder Paket-basierten Übertragungs-Modus, Paket-Priorisierung, Schutz der Datenintegrität mit CRC-16 or CRC-32, mehrfaches Kanal-Multiplexing, Datenfluss-Steuerung und Retry-on-Error. Vieler dieser Funktionen wie Retry-on-Error, Kanal-Multiplexing oder CRC sind in anderen einfachen seriellen Protokollen nicht verfügbar. Darüber hinaus beinhaltet das Protokoll die etablierten elektrischen XAUI-Spezifikationen für eine einfachere Anwendung.
Verfügbarkeit
Die Protokoll-Spezifikation ist ab sofort unter der speziellen Website www.seriallite.org verfügbar. Der Beta-Code des SerialLite-Protokolls wird ab dem ersten Quartal 2004 ebenfalls auf dieser Website kostenlos erhältlich sein. Die komplette Implementierung ist für das 2. Quartal 2004 vorgesehen.
Stratix GX
Die Stratix GX-Familie ist die zweite Generation der Embedded-Transceiver-Familie von Altera und basiert auf einer 0,13-µm-Prozesstechnologie mit 1,5 V Core-Spannung. Stratix GX-Bausteine verfügen über bis zu 20 Embedded-Transceiver mit 3,1875 Gbit/s und bis zu 45 differentielle I/Os mit Dynamic-Phase-Alignment(DPA)-Fähigkeit zur Unterstützung von quellensynchronen Datenübertragungen mit Transferraten bis 1 Gbit/s. Weitere Informationen über Stratix GX unter: www.altera.com/stratixgx.
