Altera stellte heute seine neue hochkomplexe Stratix II FPGA-Familie vor, die auf einer innovativen Logik-Architektur beruht. Gegenüber der Vorgänger-Generation bietet Stratix II mehr als die doppelte Komplexität und ist um 50 Prozent schneller. Im Vergleich zur ersten Stratix-Generation konnte auch die Effizienz mit Stratix II um 25 Prozent gesteigert werden - d.h., man kann mehr Funktionalität mit weniger Logik integrieren. Die Kombination aus dieser effizienten Architektur und dem 90-nm-Fertigungsprozess führt zu einer maximalen Integration mit deutlichen Kostensenkungen im Vergleich zu bisherigen hochkomplexen Architekturen.
„Diese Ankündigung stellt den wichtigsten Durchbruch für die FPGA-Industrie in den letzten zehn Jahren dar. Die neue Stratix II-Familie von Altera bietet leistungsfähige Möglichkeiten in Kombination aus der 90-nm-Prozesstechnik und der Einführung von adaptiven Look-Up Tables (LUTs),“ sagte Rich Wawrzyniak, Senior Market Analyst für ASIC und SOC bei der Semico Research Corp. „Durch die effiziente Verwendung der genau angepassten LUTs können Entwickler die Silizium-Ausnutzung verbessern und das Design auf ihre Applikation genauer abstimmen. Damit kann das Design mit einem kleineren, preiswerteren Baustein bei zugleich höherer Performance realisiert werden.“
Von Grund auf innovativ
Die Verfügbarkeit der 90-nm-Prozesstechnologie beinhaltet sowohl Möglichkeiten, aber auch Herausforderungen für effizientere Architekturen. Daher hat Altera schon am Beginn der Produktplanung eng mit Kunden zusammengearbeitet und dabei auch die Basis-Logik-Architektur überdacht. Schnell kam man zu dem Ergebnis, das eine nahezu 15 Jahre alte Architektur mit 4-Input-LUTs (Look-Up-Tables) für hochkomplexe Designs bestimmte Performance- und Kosteneinschränkungen mit sich bringt. Vor diesem Hintergrund wurde eine komplett neue Logikstruktur mit sogenannten Adaptiven Logik Modulen (ALMs) entwickelt. Die ALM-Struktur ermöglicht es, dass Logik von benachbarten Funktionen gemeinsam genutzt werden kann. Daraus resultiert, dass eine gegebene Funktion in ALMs effizienter und mit höherer Geschwindigkeit implementiert werden kann als mit anderen komplexen FPGA-Architekturen. „Wir setzen auf echte Innovation und entwickelten eine neue FPGA-Architektur, die in der Industrie einzigartig ist,“ sagte John Daane, CEO und Chairman von Altera.
Wesentliche Merkmale von Stratix II
„Die neue Stratix II-Familie ergänzt mit ihrer brandneuen Logikstruktur die wesentlichen Merkmale, die schon zum Erfolg der ersten Stratix-Familie beigetragen haben, wie TriMatrix-Speicher, DSP-Funktionsblöcke und die externen Speicher-Schnittstellen,“ ergänzte Erik Cleage, Senior Vice President Marketing von Altera.
Optimiert für den 90-nm-Prozess wurden die Produktmerkmale nochmals deutlich verbessert:
Höhere Komplexität und höhere Geschwindigkeit
Bei mehr als der doppelten Komplexität und über 9 Mbit Speicher ist die Stratix II-Familie um mehr als 50 Prozent schneller als die vorherige FPGA-Generation.
Bis zu 4 x mehr DSP-Bandbreite
Stratix II-Bauelemente liefern eine hohe, vorhersagbare Leistungsfähigkeit für komplexe DSP-Funktionen mit bis zu 384 Multiplizierern (18 bit x 18 bit) je Baustein. Damit wird eine Bandbreite von 370 MHz für die parallele Datenverarbeitung erreicht.
Unterstützung für moderne Speicher
Die Stratix II-Bauelemente unterstützen die modernsten externen Speicher-Schnittstellen mit einer speziellen Schaltung. Es werden u.a. 256-MHz-DDR2-SDRAM, 300-MHz-RLDRAM II und 200-MHz-QDR-SRAM mit ausreichender Bandbreite und I/O-Pins für das Interface mit 168-/144poligen 64-bit-DIMMs unterstützt.
1-Gbit/s-I/Os mit dynamischen Phasenabgleich
Mit ihren Serdes- und DPA (Dynamic Phase Alignment)-Schaltungen ermöglichen die Stratix II-FPGAs I/O-Datenraten von 1 Gbit/s für quellensynchrone Übertragungen ohne zusätzliche Logik-Ressourcen. Damit wird bei sehr schneller Datenübertragung das Leiterplatten-Layout und das Timing-Management vereinfacht.
Höhere TriMatrix-Speicherbandbreite
Die Stratix II-Chips bieten bis zu 9 Mbit Speicher (mit Parität), um vielfältige speicherintesive Applikationen zu unterstützen. Stratix II-FPGAs verfügen aber auch über neue Funktionalitäten wie eine nichtflüchtige 128-bit-Verschlüsselungstechnologie auf Basis des AES (Advanced Encryption Standard)-Algorithmus. Diese Verschlüsselungs-Technologie stellt sicher, dass kundenspezifische IP, die in ein Stratix II-FPGA implementiert wird, geschützt ist. Die Stratix II-Bausteine sind die ersten SRAM-basierten FPGAs mit einer nichtflüchtigen Verschlüsselung.
Stratix II-Bauelemente werden durch die leistungsfähige Entwicklungssoftware Quartus II Version 4.0 unterstützt. Entwickelt mit vielen ASIC-ähnlichen Design-Merkmalen, bietet die Quartus II Software einen umfassenden Tool-Satz für Synthese, Optimierung, Verifizierung und Systementwurf in einer Design-Umgebung. Von Altera sind auch IP-Cores für die Stratix II-Bausteine verfügbar.
HardCopy-Unterstützung
Stratix II-Bausteine werden auch als strukturierte ASIC-Versionen im Rahmen der HardCopy-Familie angeboten. Damit erhalten Kunden einen einzigartigen, nahtlosen Migrationspfad für die hochvolumige Fertigung. HardCopy-Versionen der Stratix II-FPGAs führen zu einer weiteren Steigerung der Geschwindigkeit bei geringerer Leistungsaufnahme im Vergleich zu der FPGA-Implementierung.
Verfügbarkeit
Entwicklungsmuster des ersten Stratix II-Bausteines - des EP2S60 - werden im 2. Quartal 2004 verfügbar sein, zu Preisen von 125 US-Dollar bei einem Volumen von 25 000 Stück. Auch die anderen Familienmitglieder werden im 2. Quartal 2004 erhältlich sein.
„Diese Ankündigung stellt den wichtigsten Durchbruch für die FPGA-Industrie in den letzten zehn Jahren dar. Die neue Stratix II-Familie von Altera bietet leistungsfähige Möglichkeiten in Kombination aus der 90-nm-Prozesstechnik und der Einführung von adaptiven Look-Up Tables (LUTs),“ sagte Rich Wawrzyniak, Senior Market Analyst für ASIC und SOC bei der Semico Research Corp. „Durch die effiziente Verwendung der genau angepassten LUTs können Entwickler die Silizium-Ausnutzung verbessern und das Design auf ihre Applikation genauer abstimmen. Damit kann das Design mit einem kleineren, preiswerteren Baustein bei zugleich höherer Performance realisiert werden.“
Von Grund auf innovativ
Die Verfügbarkeit der 90-nm-Prozesstechnologie beinhaltet sowohl Möglichkeiten, aber auch Herausforderungen für effizientere Architekturen. Daher hat Altera schon am Beginn der Produktplanung eng mit Kunden zusammengearbeitet und dabei auch die Basis-Logik-Architektur überdacht. Schnell kam man zu dem Ergebnis, das eine nahezu 15 Jahre alte Architektur mit 4-Input-LUTs (Look-Up-Tables) für hochkomplexe Designs bestimmte Performance- und Kosteneinschränkungen mit sich bringt. Vor diesem Hintergrund wurde eine komplett neue Logikstruktur mit sogenannten Adaptiven Logik Modulen (ALMs) entwickelt. Die ALM-Struktur ermöglicht es, dass Logik von benachbarten Funktionen gemeinsam genutzt werden kann. Daraus resultiert, dass eine gegebene Funktion in ALMs effizienter und mit höherer Geschwindigkeit implementiert werden kann als mit anderen komplexen FPGA-Architekturen. „Wir setzen auf echte Innovation und entwickelten eine neue FPGA-Architektur, die in der Industrie einzigartig ist,“ sagte John Daane, CEO und Chairman von Altera.
Wesentliche Merkmale von Stratix II
„Die neue Stratix II-Familie ergänzt mit ihrer brandneuen Logikstruktur die wesentlichen Merkmale, die schon zum Erfolg der ersten Stratix-Familie beigetragen haben, wie TriMatrix-Speicher, DSP-Funktionsblöcke und die externen Speicher-Schnittstellen,“ ergänzte Erik Cleage, Senior Vice President Marketing von Altera.
Optimiert für den 90-nm-Prozess wurden die Produktmerkmale nochmals deutlich verbessert:
Höhere Komplexität und höhere Geschwindigkeit
Bei mehr als der doppelten Komplexität und über 9 Mbit Speicher ist die Stratix II-Familie um mehr als 50 Prozent schneller als die vorherige FPGA-Generation.
Bis zu 4 x mehr DSP-Bandbreite
Stratix II-Bauelemente liefern eine hohe, vorhersagbare Leistungsfähigkeit für komplexe DSP-Funktionen mit bis zu 384 Multiplizierern (18 bit x 18 bit) je Baustein. Damit wird eine Bandbreite von 370 MHz für die parallele Datenverarbeitung erreicht.
Unterstützung für moderne Speicher
Die Stratix II-Bauelemente unterstützen die modernsten externen Speicher-Schnittstellen mit einer speziellen Schaltung. Es werden u.a. 256-MHz-DDR2-SDRAM, 300-MHz-RLDRAM II und 200-MHz-QDR-SRAM mit ausreichender Bandbreite und I/O-Pins für das Interface mit 168-/144poligen 64-bit-DIMMs unterstützt.
1-Gbit/s-I/Os mit dynamischen Phasenabgleich
Mit ihren Serdes- und DPA (Dynamic Phase Alignment)-Schaltungen ermöglichen die Stratix II-FPGAs I/O-Datenraten von 1 Gbit/s für quellensynchrone Übertragungen ohne zusätzliche Logik-Ressourcen. Damit wird bei sehr schneller Datenübertragung das Leiterplatten-Layout und das Timing-Management vereinfacht.
Höhere TriMatrix-Speicherbandbreite
Die Stratix II-Chips bieten bis zu 9 Mbit Speicher (mit Parität), um vielfältige speicherintesive Applikationen zu unterstützen. Stratix II-FPGAs verfügen aber auch über neue Funktionalitäten wie eine nichtflüchtige 128-bit-Verschlüsselungstechnologie auf Basis des AES (Advanced Encryption Standard)-Algorithmus. Diese Verschlüsselungs-Technologie stellt sicher, dass kundenspezifische IP, die in ein Stratix II-FPGA implementiert wird, geschützt ist. Die Stratix II-Bausteine sind die ersten SRAM-basierten FPGAs mit einer nichtflüchtigen Verschlüsselung.
Stratix II-Bauelemente werden durch die leistungsfähige Entwicklungssoftware Quartus II Version 4.0 unterstützt. Entwickelt mit vielen ASIC-ähnlichen Design-Merkmalen, bietet die Quartus II Software einen umfassenden Tool-Satz für Synthese, Optimierung, Verifizierung und Systementwurf in einer Design-Umgebung. Von Altera sind auch IP-Cores für die Stratix II-Bausteine verfügbar.
HardCopy-Unterstützung
Stratix II-Bausteine werden auch als strukturierte ASIC-Versionen im Rahmen der HardCopy-Familie angeboten. Damit erhalten Kunden einen einzigartigen, nahtlosen Migrationspfad für die hochvolumige Fertigung. HardCopy-Versionen der Stratix II-FPGAs führen zu einer weiteren Steigerung der Geschwindigkeit bei geringerer Leistungsaufnahme im Vergleich zu der FPGA-Implementierung.
Verfügbarkeit
Entwicklungsmuster des ersten Stratix II-Bausteines - des EP2S60 - werden im 2. Quartal 2004 verfügbar sein, zu Preisen von 125 US-Dollar bei einem Volumen von 25 000 Stück. Auch die anderen Familienmitglieder werden im 2. Quartal 2004 erhältlich sein.
