Altera kündigte mit der HardCopy Stratix Familie die neueste Generation seiner preiswerten maskenprogrammierbaren Bauelemente an. Einerseits ein leistungfähiges FPGA-Frontend-Produkt, können Entwickler jetzt schon von Anfang an mit der neuen Quartus II Version 3.0 Software in Richtung HardCopy-Design arbeiten, um die Kostenvorteile bei hohen Stückzahlen zu nutzen. Die HardCopy Stratix Bausteine sind die industrieweit erste Lösung, die sowohl für das Prototypen-Design als auch für die Massenfertigung ausgelegt sind, mit allen Vorteilen der Stratix-FPGAs. Gegenüber einem vergleichbaren FPGA können die HardCopy Stratix Chips eine Performance-Steigerung von 100 Prozent erreichen. Damit stehen alle Vorteile von ASICs zur Verfügung, ohne deren inhärenten Nachteile, wie hohe Entwicklungskosten und lange Entwicklungszeiten.
Im Vergleich zu den bereits eingeführten HardCopy APEX Bausteinen bieten die HardCopy Stratix Bauelemente eine höhere Geschwindigkeit, geringere Leistungsaufnahme und 30 Prozent geringere Kosten bei vergleichbarer Logikfunktionalität. Mit dieser Ankündigung unterstützt Altera die Systemhersteller, die einem ständig steigenden Druck sowohl hinsichtlich Technologie als auch Marktanforderungen ausgesetzt sind. Die Firma Efficient Channel Coding hat z.B. HardCopy APEX Bausteine in ihr iPSTAR Satelliten-Modem integriert, dass in Millionen Haushalten im Bereich Asien-Pazifik genutzt wird. Mark Vanderaar, CEO, sagte dazu: „Die HardCopy-Lösung von Altera lieferte genau was wir brauchten: eine preiswerte Umsetzung für unsere Satellitenempfänger-Technologie. Am Tag als wir die HardCopy-Prototypen geliefert bekamen, setzten wir sie in die FPGA-Sockel unseres Satelliten-Internet-Modems ein und sie arbeiteten perfekt. Mit dem HardCopy-Prozess konnte unser Team schnell und kosteneffektiv die Massenfertigung realisieren.“
Höhere Geschwindigkeit, geringere Leistungsaufnahme und geringere Kosten
Systemhersteller, die ein HardCopy Stratix Design durchführen, haben die Option, die ursprünglichen Performance-Werte des FPGAs beizubehalten, oder um durchschnittlich etwa 50 Prozent zu erhöhen – in der Spitze ist auch eine Steigerung um 100 Prozent möglich. Die Leistungsaufnahme kann dagegen um 40 Prozent gesenkt werden. Altera hat insbesondere einen großen Fokus auf die Kostensenkung gelegt. Durch Optimierung der LE(Logikelemente)-Strukturen und beim Routing konnten weitere Kostensenkungen von durchschnittlich 30 Prozent gegenüber den HardCopy APEX-Vorgängern erreicht werden.
„Viele Entwickler suchten nach Alternativen für ihr herkömmliches ASIC-Design, mußten aber bisher oft Kompromisse bei Preis, Performance oder Leistungsaufnahme eingehen. Jetzt nicht mehr,“ sagte Tim Colleran, Vice President für Produkt Marketing bei Altera. „Die HardCopy Stratix Bauelemente geben FPGA- und ASIC-Entwicklern die Möglichkeit von den Vorteilen der programmierbaren Logik zu profitieren und gleichzeitg die Preis- und Performance-Kriterien zu erfüllen, wie es bisher nur ASICs konnten“
Nahtlose Integration
HardCopy Stratix Bausteine bieten dieselben Funktionsmerkmale wie Stratix-FPGAs, einschließlich der hierarchischen Clock-Struktur, den TriMatrix-Speichern und den optimierten DSP-Blöcken. Ausserdem werden die schnellen I/O-Interfaces wie SPI-4.2, 10-Gigabit-Ethernet (XSBI) und RapidIO sowie I/O-Standards wie LVDS, LVPECL und HyperTransport unterstützt. Damit ist eine risikofreie, nahtlose Migration zur HardCopy-Technologie möglich.
Leistungsfähiger Design-Flow
Was den HardCopy Design-Flow so einzigartig macht, ist die Möglichkeit, dass eine HardCopy-Umsetzung schon zu Beginn des Designs berücksichtigt werden kann, wobei alle Performance-Vorteile der HardCopy Stratix Bauelemente genutzt werden. Von Beginn an können Entwickler mit der Quartus II 3.0 Design-Software auf Basis der aktuellen Logik-Platzierung auf dem HardCopy Stratix Baustein das Timing, die Performance und die Leistungsaufnahme verifizieren. Der entsprechende Satz von Entwicklungswerkzeugen steht mit Quartus II 3.0 zu einem Preis von 2000,- US-Dollar sofort zur Verfügung. ASIC-Entwickler, die ihre Entwicklungskosten senken und ihr Produkt schneller entwickeln wollen, können jetzt die neue Quartus II Software einsetzen.
Modernste Technologie
Die HardCopy- Bausteine basieren auf einem universellen Basis-Array mit derselben Architektur wie ihr FPGA-Pendant. Nur die beiden oberen Metall-Layer werden für die kundenspezifische Implementierung verwendet. Architektur-Verbesserungen bei den HardCopy-Bausteinen, wie kürzere Routing-Pfade, kleinere Chipfläche oder die Beseitigung von Chipflächen, die für die Programmierbarkeit erforderlich sind, führen zu einer Reduzierung der gesamten Chipfläche um 60 bis 70 Prozent gegenüber den ursprünglichen Stratix-FPGAs.
Die Hardcopy Stratix Bausteine werden mit demselben zuverlässigen 0,13-µm-CMOS-Prozess von TSMC gefertigt wie die Stratix-FPGAs. In Zusammenarbeit mit TSMC, dem weltweit größten Foundry-Unternehmen, ist Altera der einzige FPGA-Anbieter, der Produkte in Massenfertigung auf Basis eines 0.13-µm-Prozesses mit vollständiger Kupfer-Metallisierung anbieten kann.
Preise und Verfügbarkeit
Zur HardCopy Stratix Familie gehören insgesamt fünf Mitglieder, mit Komplexitäten von 25 660 bis 79 040 Logikelementen. Alle Bausteine sind in FineLineBGA-Gehäusen lieferbar. Kunden-Designs werden ab dem 3. Quartal akzeptiert. Die Preise für hohe Stückzahlen beginnen bei 25 US-Dollar.
Quartus II 3.0
Die Design-Software Quartus II 3.0 ist eine effiziente, leistungsfähige Entwicklungsumgebung für CPLDs, FPGAs und HardCopy-Bausteine. Das Entwicklungssystem unterstützt vielfältige Funktionsmerkmale für das System-Design, ein umfangreiches IP-Portfolio, leistungsfähiges Place-and-Route und In-System-Verifizierung. Darüber hinaus wurden die neuesten Third-Party-EDA-Tools für Synthese und Verifizierung in Quartus II integriert. Weitere Informationen findet man unter www.altera.com/software. Entwickler können eine kostenlose Web-Version von Quartus II unter www.altera.com/q2webedition herunterladen.
Pressearbeit:
MEXPERTS AG
Rolf Bach
Trimburgstrasse 2
81249 München
Tel.: ++49 (0) 89- 89 73 61-14
Fax: ++49 (0) 89- 873621
Email: rolf.bach@mexperts.de
Im Vergleich zu den bereits eingeführten HardCopy APEX Bausteinen bieten die HardCopy Stratix Bauelemente eine höhere Geschwindigkeit, geringere Leistungsaufnahme und 30 Prozent geringere Kosten bei vergleichbarer Logikfunktionalität. Mit dieser Ankündigung unterstützt Altera die Systemhersteller, die einem ständig steigenden Druck sowohl hinsichtlich Technologie als auch Marktanforderungen ausgesetzt sind. Die Firma Efficient Channel Coding hat z.B. HardCopy APEX Bausteine in ihr iPSTAR Satelliten-Modem integriert, dass in Millionen Haushalten im Bereich Asien-Pazifik genutzt wird. Mark Vanderaar, CEO, sagte dazu: „Die HardCopy-Lösung von Altera lieferte genau was wir brauchten: eine preiswerte Umsetzung für unsere Satellitenempfänger-Technologie. Am Tag als wir die HardCopy-Prototypen geliefert bekamen, setzten wir sie in die FPGA-Sockel unseres Satelliten-Internet-Modems ein und sie arbeiteten perfekt. Mit dem HardCopy-Prozess konnte unser Team schnell und kosteneffektiv die Massenfertigung realisieren.“
Höhere Geschwindigkeit, geringere Leistungsaufnahme und geringere Kosten
Systemhersteller, die ein HardCopy Stratix Design durchführen, haben die Option, die ursprünglichen Performance-Werte des FPGAs beizubehalten, oder um durchschnittlich etwa 50 Prozent zu erhöhen – in der Spitze ist auch eine Steigerung um 100 Prozent möglich. Die Leistungsaufnahme kann dagegen um 40 Prozent gesenkt werden. Altera hat insbesondere einen großen Fokus auf die Kostensenkung gelegt. Durch Optimierung der LE(Logikelemente)-Strukturen und beim Routing konnten weitere Kostensenkungen von durchschnittlich 30 Prozent gegenüber den HardCopy APEX-Vorgängern erreicht werden.
„Viele Entwickler suchten nach Alternativen für ihr herkömmliches ASIC-Design, mußten aber bisher oft Kompromisse bei Preis, Performance oder Leistungsaufnahme eingehen. Jetzt nicht mehr,“ sagte Tim Colleran, Vice President für Produkt Marketing bei Altera. „Die HardCopy Stratix Bauelemente geben FPGA- und ASIC-Entwicklern die Möglichkeit von den Vorteilen der programmierbaren Logik zu profitieren und gleichzeitg die Preis- und Performance-Kriterien zu erfüllen, wie es bisher nur ASICs konnten“
Nahtlose Integration
HardCopy Stratix Bausteine bieten dieselben Funktionsmerkmale wie Stratix-FPGAs, einschließlich der hierarchischen Clock-Struktur, den TriMatrix-Speichern und den optimierten DSP-Blöcken. Ausserdem werden die schnellen I/O-Interfaces wie SPI-4.2, 10-Gigabit-Ethernet (XSBI) und RapidIO sowie I/O-Standards wie LVDS, LVPECL und HyperTransport unterstützt. Damit ist eine risikofreie, nahtlose Migration zur HardCopy-Technologie möglich.
Leistungsfähiger Design-Flow
Was den HardCopy Design-Flow so einzigartig macht, ist die Möglichkeit, dass eine HardCopy-Umsetzung schon zu Beginn des Designs berücksichtigt werden kann, wobei alle Performance-Vorteile der HardCopy Stratix Bauelemente genutzt werden. Von Beginn an können Entwickler mit der Quartus II 3.0 Design-Software auf Basis der aktuellen Logik-Platzierung auf dem HardCopy Stratix Baustein das Timing, die Performance und die Leistungsaufnahme verifizieren. Der entsprechende Satz von Entwicklungswerkzeugen steht mit Quartus II 3.0 zu einem Preis von 2000,- US-Dollar sofort zur Verfügung. ASIC-Entwickler, die ihre Entwicklungskosten senken und ihr Produkt schneller entwickeln wollen, können jetzt die neue Quartus II Software einsetzen.
Modernste Technologie
Die HardCopy- Bausteine basieren auf einem universellen Basis-Array mit derselben Architektur wie ihr FPGA-Pendant. Nur die beiden oberen Metall-Layer werden für die kundenspezifische Implementierung verwendet. Architektur-Verbesserungen bei den HardCopy-Bausteinen, wie kürzere Routing-Pfade, kleinere Chipfläche oder die Beseitigung von Chipflächen, die für die Programmierbarkeit erforderlich sind, führen zu einer Reduzierung der gesamten Chipfläche um 60 bis 70 Prozent gegenüber den ursprünglichen Stratix-FPGAs.
Die Hardcopy Stratix Bausteine werden mit demselben zuverlässigen 0,13-µm-CMOS-Prozess von TSMC gefertigt wie die Stratix-FPGAs. In Zusammenarbeit mit TSMC, dem weltweit größten Foundry-Unternehmen, ist Altera der einzige FPGA-Anbieter, der Produkte in Massenfertigung auf Basis eines 0.13-µm-Prozesses mit vollständiger Kupfer-Metallisierung anbieten kann.
Preise und Verfügbarkeit
Zur HardCopy Stratix Familie gehören insgesamt fünf Mitglieder, mit Komplexitäten von 25 660 bis 79 040 Logikelementen. Alle Bausteine sind in FineLineBGA-Gehäusen lieferbar. Kunden-Designs werden ab dem 3. Quartal akzeptiert. Die Preise für hohe Stückzahlen beginnen bei 25 US-Dollar.
Quartus II 3.0
Die Design-Software Quartus II 3.0 ist eine effiziente, leistungsfähige Entwicklungsumgebung für CPLDs, FPGAs und HardCopy-Bausteine. Das Entwicklungssystem unterstützt vielfältige Funktionsmerkmale für das System-Design, ein umfangreiches IP-Portfolio, leistungsfähiges Place-and-Route und In-System-Verifizierung. Darüber hinaus wurden die neuesten Third-Party-EDA-Tools für Synthese und Verifizierung in Quartus II integriert. Weitere Informationen findet man unter www.altera.com/software. Entwickler können eine kostenlose Web-Version von Quartus II unter www.altera.com/q2webedition herunterladen.
Pressearbeit:
MEXPERTS AG
Rolf Bach
Trimburgstrasse 2
81249 München
Tel.: ++49 (0) 89- 89 73 61-14
Fax: ++49 (0) 89- 873621
Email: rolf.bach@mexperts.de
